令和6年度秋期 応用情報技術者試験 午前 問24
マイクロプロセッサの耐タンパ性を向上させる手法として,適切なものはどれか。
- ア ESD(Electrostatic Discharge)に対する耐性を強化する。
- イ チップ検査終了後に検査用パッドを残しておく。
- ウ チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする。
- エ 内部メモリを物理アドレスに合わせて整然と配置する。
解答・解説を見る
正解:ウ
AI解説
耐タンパ性とは、チップやデバイスの内部構造・データを外部から不正に解析・改ざんされにくくする性質のことである。物理的にチップ内部を解析しようとすると内部回路が破壊される(自己破壊)仕組みは、解析そのものを不可能にする代表的な耐タンパ設計であり、ウが正しい。 ア: ESD耐性の強化は静電気による故障・破壊を防ぐための対策であり、意図的な解析行為への耐性(耐タンパ性)を高める対策ではない。 イ: 検査用パッドを検査終了後も残しておくと、そこから内部信号にアクセスしやすくなり、むしろ解析の足掛かりを与えてしまうため、耐タンパ性を低下させる。 ウ: 内部回路を物理的に解析しようとすると破壊される設計は、解析行為自体を阻止する耐タンパ設計であり、正しい。 エ: 内部メモリを物理アドレスに合わせて整然と配置すると、外部からの解析(逆アセンブルや配線観察)が容易になり、耐タンパ性はむしろ低下する。 💡 耐タンパ性の対策は「検査用パッドの除去」「メモリ配置のかく乱」「解析時の自己破壊」のように、解析を難しくする/検出したら壊す発想で覚えるとよい。
出典:令和6年度 秋期 応用情報技術者試験 午前 問24 / 独立行政法人情報処理推進機構(IPA)
※Web掲載用に表記を一部変更しています。著作権はIPAに帰属します。
※Web掲載用に表記を一部変更しています。著作権はIPAに帰属します。