平成22年度春期 応用情報技術者試験 午前 問25
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5％以内に収まればよいものとする。
- ア 1／2^4
- イ 1／2^6
- ウ 1／2^8
- エ 1／2^10
解答・解説を見る
正解：エ
AI解説
15MHzの発振器からPLL1・PLL2で240MHzのCPUクロックを生成しつつ、同じ経路から分周器を通して115kHzのSIOクロックを得る構成である。240MHz(または関連する内部クロック)を分周して115kHz近辺(±5%以内)に収める分周比を計算すると、1/2^10が適切な値となり、正解はエである。 ア: この分周比では算出されるSIOクロックが115kHz±5%の許容範囲に収まらない。 イ: この分周比では算出されるSIOクロックが115kHz±5%の許容範囲に収まらない。 ウ: この分周比では算出されるSIOクロックが115kHz±5%の許容範囲に収まらない。 エ: 内部クロックを1/2^10に分周することで得られる周波数が、115kHz±5%の許容範囲に収まる。これが正解。 💡 クロック分周の問題は、まず基準となる周波数(この場合はPLL出力やCPUクロック)を特定し、分周比ごとに得られる周波数を計算して許容誤差(±5%)の範囲に収まるものを選ぶという手順で解く。
出典：平成22年度 春期 応用情報技術者試験 午前 問25 ／ 独立行政法人情報処理推進機構（IPA）
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。