平成30年度秋期 応用情報技術者試験 午前 問22
マイクロプロセッサの耐タンパ性を向上させる手法として,適切なものはどれか。
- ア ESD(Electrostatic Discharge)に対する耐性を強化する。
- イ チップ検査終了後に検査用パッドを残しておく。
- ウ チップ内部を物理的に解析しようとすると,内部回路が破壊されるようにする。
- エ 内部メモリの物理アドレスを整然と配置する。
解答・解説を見る
正解:ウ
AI解説
正解はウ。耐タンパ性(tamper resistance)とは、内部の回路構成やデータを不正に解析・改ざんされにくい性質のことである。チップを開封して物理的に解析しようとすると内部回路が破壊される仕組みは、リバースエンジニアリングによる機密情報(暗号鍵など)の窃取を防ぐ代表的な耐タンパ手法である。 ア: ESD(静電気放電)への耐性強化は静電気による故障を防ぐ信頼性・品質向上の施策であり、意図的な解析・改ざんへの対策ではない。 イ: 検査用パッドを残すと、そこにプローブを当てて内部信号を観測できるため、かえって解析の足掛かりを与え耐タンパ性を低下させる。 ウ: 正しい。物理的解析を試みると回路が破壊されて動作しなくなる(情報が読めなくなる)仕組みは、内部情報の漏えいを防ぐ耐タンパ化技術である。 エ: 物理アドレスを整然と配置するとメモリ内容の解析が容易になるため、耐タンパ性はむしろ低下する。スクランブル配置が耐タンパ化の手法である。 💡 耐タンパ性は「解析しにくく・されたら壊れる」方向の施策が正解。解析を容易にする施策(パッドを残す、整然と配置)はひっかけの定番である。
出典:平成30年度 秋期 応用情報技術者試験 午前 問22 / 独立行政法人情報処理推進機構(IPA)
※Web掲載用に表記を一部変更しています。著作権はIPAに帰属します。
※Web掲載用に表記を一部変更しています。著作権はIPAに帰属します。