令和元年度秋期 応用情報技術者試験 午前 問23
3 ビットのデータ x1,x2,x3 に偶数パリティビット c を付加する回路はどれか。

※選択肢ア〜エは上の図表内に記載されています。
解答・解説を見る
正解:ウ
AI解説
偶数パリティは、データビットとパリティビットの中の1の個数の合計が常に偶数になるように、パリティビットcを決定する方式である。3ビットのデータx1,x2,x3の排他的論理和(XOR)を取ることでcの値(偶数パリティを満たす値)が求まり、この演算を行う回路が正解となる。 ア: 図中の選択肢アは、偶数パリティの生成に必要なXOR演算を正しく実現していない回路構成である。 イ: 図中の選択肢イも同様に、3入力の排他的論理和を正しく実現できていない回路である。 ウ: 3ビットのデータx1,x2,x3の排他的論理和を取る回路構成が偶数パリティビットcを正しく生成する回路であり、これが正解である。 エ: 図中の選択肢エは、XOR回路の接続が誤っており偶数パリティを正しく生成できない構成である。 💡 偶数パリティビットは、データビット全体のXOR(排他的論理和)を取ることで求められるという基本原理を回路図と対応付けて理解しておくこと。
出典:令和元年度 秋期 応用情報技術者試験 午前 問23 / 独立行政法人情報処理推進機構(IPA)
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。