令和7年度春期 応用情報技術者試験 午前 問20

正解：イ

AI解説

HDL(Hardware Description Language)は、FPGAやASICなどに実装するデジタル回路の構造・動作をテキストで記述し、論理合成ツールによって回路情報(ネットリスト)に変換するための言語である。代表的なものにVHDLやVerilogがある。 ア: 誤り。DDLはデータ定義言語であり、データベースのスキーマ(表定義など)を定義するための言語である。 イ: 正しい。HDLはデジタル回路の記述・論理合成に使用される言語である。 ウ: 誤り。UMLはソフトウェアやシステムの設計を図示するためのモデリング言語であり、回路の論理合成には用いない。 エ: 誤り。XMLはデータを構造化して記述するための汎用マークアップ言語であり、回路記述言語ではない。 💡 「回路を記述する言語=HDL(Hardware Description Language)」と覚え、VHDL・Verilogといった具体名とセットにしておくと関連問題にも対応しやすい。