平成30年度 高度共通 午前I（PM試験） 問7
ワンチップマイコンにおける内部クロック発生器のブロック図を示す。15MHzの発振器と，内部のPLL1，PLL2及び分周器の組合せでCPUに240MHz，シリアル通信（SIO）に115kHzのクロック信号を供給する場合の分周器の値は幾らか。ここで，シリアル通信のクロック精度は±5%以内に収まればよいものとする。
- ア 1／2^4
- イ 1／2^6
- ウ 1／2^8
- エ 1／2^10
解答・解説を見る
正解：エ
AI解説
CPUには15MHzをPLL1で16逓倍した240MHzを供給する。一方SIO用の115kHzは、PLL2で逓倍したクロック(15MHz×8=120MHz)を分周器で分周して作る。120MHzを2^10=1024で分周すると120×10^6÷1024≒117.2kHzとなり、115kHzに対する誤差は(117.2-115)÷115≒1.9%で±5%以内に収まる。よって分周器の値は1/2^10である。 ア: 1/2^4では120MHz÷16=7.5MHzとなり、115kHzから大きく外れる。 イ: 1/2^6では120MHz÷64=1.875MHzとなり、115kHzから大きく外れる。 ウ: 1/2^8では120MHz÷256≒468.8kHzとなり、まだ115kHzの約4倍で許容誤差±5%に入らない。 エ: 正解。120MHz÷2^10≒117.2kHzで、115kHzとの誤差約1.9%は許容範囲±5%以内に収まる。 💡 クロック問題は「目標周波数×分周比=分周前周波数」の逆算で解く。許容誤差が指定されている場合は、ぴったり一致しなくても誤差率を計算して範囲内かを確認するのがポイント。
出典：平成30年度 秋期 プロジェクトマネージャ試験 午前I 問7 ／ 独立行政法人情報処理推進機構（IPA）
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。
※Web掲載用に表記を一部変更しています。図表はIPA公式問題冊子から引用しています。著作権はIPAに帰属します。